Cadence навчила AI-агента створювати RTL-код чипів і оптимізувати площу та живлення

Cadence розширила ChipStack AI Super Agent новим RTL Generation Agent, який має перетворювати високорівневі специфікації на RTL-опис цифрової схеми, аналізувати код і уточнювати його за цілями потужності, швидкодії та площі. Інженер формулює вимоги природною мовою, але результат проходить через професійні EDA-інструменти Cadence, а не залишається неперевіреним текстом від загальної мовної моделі.

RTL, або register-transfer level, описує переміщення даних між регістрами та логічні операції, з яких потім синтезується апаратна схема. Помилка на цьому етапі може поширитися на всю реалізацію SoC, тому звичайного коду, який виглядає правдоподібно, недостатньо. Потрібні симуляція, формальна перевірка, синтез, аналіз часових обмежень і подальше підтвердження того, що фізичний дизайн відповідає специфікації.

Cadence заявляє, що в ранніх оцінюваннях агент забезпечив у середньому на 24% меншу площу та на 18% нижче споживання порівняно з RTL, створеним лише базовою моделлю, з функціональною точністю 100% у перевірених конструкціях. Ці цифри належать виробнику, а набір тестів і діапазон схем публічно не деталізовано. Їх не можна переносити на будь-який комерційний чип без незалежної перевірки.

Ключова відмінність підходу — ієрархія агентів. Суперагент координує спеціалізовані модулі, які викликають перевірені засоби синтезу, верифікації та signoff. Система може не лише створювати новий RTL, а й змінювати наявний проєкт під іншу архітектуру, нові функції або жорсткіші PPA-цілі. Після високорівневого запиту вона повинна виконати правки та повторно перевірити функціональність.

Honda R&D оцінює інструмент для майбутніх автомобільних SoC. У таких чипах важливі тривалий цикл розробки, обмеження споживання й площі та вимоги функціональної безпеки. Автоматизація може прискорити перебір архітектурних варіантів, але відповідальність не переходить до агента: інженери мають простежувати походження змін, покриття тестами, відповідність стандартам і поведінку в аварійних режимах.

Для галузі це наступний крок після AI-підказок і автоматичного пошуку помилок. Найбільша потенційна користь полягає не в заміні RTL-розробника, а в скороченні ручних ітерацій між специфікацією, кодом, синтезом та аналізом PPA. Водночас закритість моделей і власницьких EDA-процесів створює питання відтворюваності, захисту інтелектуальної власності та залежності від одного постачальника.

Доступ для вибраних ранніх клієнтів очікується у четвертому кварталі 2026 року. До широкого впровадження потрібно побачити результати на складних блоках, час повного циклу, частку ручних виправлень і якість на signoff. Якщо агент стабільно поєднає генерацію з доказовою верифікацією, він може скоротити шлях від ідеї до кремнію. Поки заявлені 24% і 18% слід сприймати як ранній показник, а не гарантований результат.