IBM створила процесорне ядро, що нативно виконує Arm і z/Architecture

IBM показала на Hot Chips 2026 процесорне ядро, здатне нативно виконувати два набори команд: власну z/Architecture та 64-бітну Arm AArch64. Це не окремі Arm-ядра поруч із мейнфреймовими. Одна й та сама апаратна структура може перемикатися між ISA за наносекунди. Мета — запускати ширшу екосистему Arm-програм у середовищі IBM Z без окремих серверів і тривалого портування кожного AI-інструмента під s390x.

Навіщо мейнфрейму Arm

Банки, урядові системи та великі корпорації використовують мейнфрейми для критичних транзакцій, але більшість нових бібліотек створюють передусім для x86 та Arm. IBM може переносити код на z/Architecture, однак кількість проєктів зростає швидше, ніж можливості однієї компанії підтримувати всі порти. Нативне AArch64-виконання дозволяє запускати Arm-віртуальні машини без перекомпіляції застосунків, одночасно зберігаючи традиційні служби мейнфрейма.

Для ізоляції Arm-навантажень використовується Linux KVM — той самий механізм віртуалізації, що підтримує Linux on Z. Звичайні інструкції z/Architecture оминають цей шар. IBM наголошує, що розширення сумісності не повинно зменшити надійність платформи. Компанія заявляє доступність 99,999999%, що теоретично відповідає приблизно 0,032 секунди простою на рік, хоча реальна доступність усієї системи залежить не лише від одного процесора.

Характеристики нового чипа

Процесор виготовлятиметься за 2-нм техпроцесом і міститиме 11 високопродуктивних ядер із базовою частотою 5,7 ГГц. Для порівняння, Telum II має вісім ядер із частотою до 5,5 ГГц. Кожне нове ядро зберігає 36 МБ приватного кешу L2, а віртуальні рівні L3 і L4 збільшуються до 432 МБ та 3,5 ГБ відповідно. Підтримка SMT доступна в обох режимах ISA.

На кристалі залишаються DPU та прискорювачі для AI, стиснення й криптографії. AArch64 реалізовано апаратно на рівні версії 9.3 з підтримкою SVE; IBM говорить про 2792 інструкції. Найбільше додаткової площі потребував декодер. Інженери створили автоматизовані інструменти, які читають XML-опис Arm і допомагають перетворювати інструкції на внутрішні операції ядра.

Що вдалося використати повторно

Прогнозування переходів зберегло дизайн Telum II. У вибірці команд застосовано віртуальні теги кешу, щоб уникнути зайвого перекладу адрес. На етапі диспетчеризації IBM перепризначила частину банків регістрів, а арифметичні та load/store-блоки значною мірою спільні для двох ISA: додавання залишається додаванням незалежно від формату команди. Окреме обладнання знадобилося для SVE та типів на кшталт FP16.

Механізм перекладу адрес X-Late повторно використовує TLB, але має новий алгоритм обходу таблиць сторінок. IBM також знайшла можливість використати деякі складні CISC-операції для копіювання й очищення пам’яті в Arm-режимі. Такий підхід відрізняється від програмної емуляції: програма не проходить повний динамічний переклад кожної інструкції, хоча віртуалізація все одно бере участь в керуванні середовищем.

Новий AI-прискорювач

Поруч із CPU IBM анонсувала наступника Spyre. Прискорювач матиме 16 ядер, підтримку сучасних форматів FP4 і MXFP4 та 96 ГБ HBM3E. Пропускна здатність пам’яті заявлена до 4 ТБ/с — приблизно у двадцять разів вище за попереднє рішення з LPDDR5, хоча місткість стала меншою. Це орієнтує модуль на швидку обробку моделей поруч із транзакційними даними мейнфрейма.

Нова архітектура може спростити консолідацію: Arm-сервіси, традиційні z/OS-навантаження та AI-обробка працюватимуть в одній високонадійній платформі. Проте залишаються питання ліцензування, продуктивності Arm-коду, вартості системи та доступності інструментів. IBM ще не показала незалежних бенчмарків dual-ISA режиму. Компанія оновлює мейнфрейми приблизно раз на два з половиною—три роки, тому фактичні строки впровадження залежатимуть від наступного покоління IBM Z і планів конкретних установ.